liminfoPCB Design Rules
PCB 설계 규칙/간격/비아/임피던스 계산 레퍼런스
PCB Design Rules 소개
PCB 설계 규칙 레퍼런스는 PCB 설계자와 전자 엔지니어에게 필수적인 인쇄회로기판 설계 지침과 IPC 표준을 체계적으로 정리한 검색 가능한 참고 자료입니다. IPC-2221 기준의 외층 및 내층 트레이스 폭-전류 용량 테이블과 계산 공식(I = k × dT^0.44 × A^0.725), 0.5oz~3oz 구리 두께별 보정 계수, 전압 등급별 최소 트레이스/간격 클리어런스 규칙, 고전압 설계를 위한 크리피지 거리 요건을 다룹니다.
비아와 패드 설계 규칙을 상세히 제공합니다. 스루홀, 블라인드, 매립, 마이크로비아의 사이징과 권장 종횡비, 접지/전원 연결용 열완화 패드 패턴, 패드-홀 비율, 비아 전류 용량, BGA 브레이크아웃을 위한 비아인패드 설계를 포함합니다. 임피던스와 신호 무결성 영역에서는 마이크로스트립/스트립라인의 단일 종단(50옴) 및 차동 쌍(90/100옴) 임피던스 공식, 고속 인터페이스(DDR, USB, PCIe)의 길이 매칭 허용 오차, 기준면 전환 시 리턴 경로 연속성 가이드라인을 다룹니다.
전원 공급과 제조 측면에서는 전원 평면 설계(디커플링 커패시터 배치, 구리 채움 연결, 분할 평면 관리), 열관리(열 비아 어레이, 방열을 위한 구리 면적 계산), 종합 DFM(제조를 위한 설계) 규칙을 포함합니다. 최소 애뉴러 링, 솔더 마스크 댐, 실크스크린 클리어런스, 패널화 요건, 드릴-구리 클리어런스, 산성 트랩 회피, PCB 제조사별 표준 제작 사양까지 폭넓게 다룹니다.
주요 기능
- IPC-2221 외층(k=0.048)/내층(k=0.024) 트레이스 폭-전류 테이블과 구리 두께별 보정 계수
- 다양한 전압 수준에서의 전압 기반 클리어런스와 크리피지 거리 규칙
- 비아 사이징 가이드: 스루홀, 블라인드, 매립, 마이크로비아의 종횡비, 전류 용량, 비아인패드 규칙
- 마이크로스트립/스트립라인 임피던스 공식(50옴 단일, 90/100옴 차동)과 적층 설계 안내
- 고속 신호 무결성: 길이 매칭 허용 오차, 리턴 경로 연속성, 차동 쌍 배선 규칙
- 전원 평면 설계: 디커플링 전략, 구리 채움, 분할 평면 관리, 열 비아 어레이 사이징
- 종합 DFM 규칙: 최소 애뉴러 링, 솔더 마스크 댐, 실크스크린 클리어런스, 드릴 사양
- 제조 사양 참조: 표준 PCB 제작 허용 오차, 패널화 규칙, 산성 트랩 회피 가이드라인
자주 묻는 질문
특정 전류에 필요한 트레이스 폭은 어떻게 계산하나요?
IPC-2221 공식 I = k × dT^0.44 × A^0.725을 사용합니다. k는 외층 0.048, 내층 0.024, dT는 온도 상승(°C), A는 트레이스 단면적(mil², 폭 × 두께, 1oz 구리 = 1.378mil)입니다. 예를 들어 10°C 상승, 1oz 외층에서 1A는 20mil, 3A는 80mil, 5A는 150mil 폭이 필요합니다. 내층은 방열이 불리하여 같은 전류에 약 2배 폭이 필요합니다.
다른 전압에서 트레이스 간 간격은 얼마나 필요한가요?
전압별 IPC 기반 클리어런스 규칙을 제공합니다. 내층의 일반적인 간격은 저전압에서 4mil부터 고전압 설계에서 수백 mil까지 변합니다. 외부 표면의 크리피지 거리도 안전 인증에서 고려해야 하며, 구체적 값은 오염도, 재료 그룹, 내부/외부 간격에 따라 달라집니다.
권장되는 비아 크기와 종횡비는 어떻게 되나요?
표준 스루홀 비아는 드릴 직경 8~12mil, 신뢰할 수 있는 도금을 위한 종횡비(기판 두께 대 드릴 직경) 8:1~10:1이 일반적입니다. 마이크로비아는 3~5mil 직경, 최대 종횡비 1:1입니다. 블라인드/매립 비아 규칙, 비아 전류 용량, 열완화 패턴, BGA 브레이크아웃용 비아인패드 설계 고려사항도 포함합니다.
PCB에서 50옴 임피던스를 어떻게 달성하나요?
마이크로스트립과 스트립라인 임피던스 공식을 제공합니다. 50옴 마이크로스트립의 트레이스 폭은 유전체 두께, 유전 상수(FR-4에서 보통 Er = 4.2~4.5), 구리 두께에 따라 결정됩니다. 일반적인 적층은 단일 50옴, 차동 100옴을 목표로 합니다. 적층 설계, 유전체 선정, PCB 제조사에 제공할 임피던스 계산 입력값 안내도 포함합니다.
고속 신호에 필요한 길이 매칭 허용 오차는 얼마인가요?
인터페이스별로 다릅니다: DDR3/DDR4 데이터 레인은 바이트 그룹 내 5~25mil, USB 차동 쌍은 5mil, PCIe는 쌍당 5mil, HDMI는 5mil 이내. 쌍 내(P-N) 매칭과 쌍 간(레인-레인) 매칭 규칙, 비아 지연 보상도 다룹니다.
전원 평면과 디커플링은 어떻게 설계해야 하나요?
디커플링 커패시터 배치(전원 핀에 최대한 가깝게, 평면에 비아 연결), 구리 채움 연결 규칙, 분할 평면 관리(분할 부분을 가로지르는 신호 배선 회피), 열완화 패턴을 다룹니다. 전원 평면 전류 밀도, 평면 비아 연결, 분할 부분의 스티칭 커패시터 배치 가이드라인도 포함합니다.
안정적인 PCB 제조를 위해 어떤 DFM 규칙을 따라야 하나요?
주요 DFM 규칙: 최소 애뉴러 링(보통 3~5mil), 패드 간 솔더 마스크 댐(최소 3~4mil), 패드에서 실크스크린 간격(4mil), 최소 드릴 크기(표준 8mil, HDI 4mil), 드릴-구리 간격(8mil), 산성 트랩 회피(구리의 예각 금지). 패널화 브레이크어웨이 탭 배치와 보드 에지 클리어런스도 포함합니다.
방열을 위한 열 비아는 어떻게 설계하나요?
노출 패드 부품용 열 비아 어레이 설계를 다룹니다: 비아 직경 10~12mil, 40~50mil 격자 간격 배치, 솔더 위킹 방지를 위한 충전/캡 비아, 열 패드를 위한 구리 면적 계산. 전원/접지 평면에서 스루홀 부품의 열완화 패턴도 열방출과 납땜성 균형에 대해 설명합니다.